Tugas Pendahuluan 1
Modul 2 Percobaan 1 Kondisi 1
1. Kondisi [Kembali]3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Bagian kanan rangkaian adalah JK Flip-Flop (U1:A) yang menggunakan IC 74LS112. Flip-flop ini memiliki input J, K, clock (CLK), serta output Q dan Q̅. Input J dan K diatur menggunakan saklar B0 hingga B4, sementara clock berasal dari sinyal pulsa (B3). JK Flip-Flop memiliki karakteristik tersendiri di mana kombinasi inputnya menentukan perubahan pada output. Jika J dan K sama-sama 0, maka output tetap; jika J = 1 dan K = 0, output diset menjadi 1; jika J = 0 dan K = 1, output diset menjadi 0; dan jika J dan K sama-sama 1, maka output akan berubah (toggle) dari kondisi sebelumnya. Dalam rangkaian ini, sinyal output dari D Flip-Flop (Q_D) dihubungkan ke bagian input JK Flip-Flop melalui saklar B5, sehingga output D Flip-Flop dapat memengaruhi kondisi JK Flip-Flop sesuai dengan posisi saklar dan sinyal clock yang diberikan.
- Download HTML klik disini
- Download Rangkaian Simulasi klik disini
- Download Video Simulasi klik disini
- Download Datasheet ic SW-SPTD klik disini
- Download Datasheet D Flip Flop klik disini
- Download Datasheet JK Flip Flop klik disini
- Download Datasheet Logic Probe klik disini
- Download Datasheet SW SPDT klik disini
Komentar
Posting Komentar